EVA STAR Trefferanzeige

Volltext Volltext.ps1.ps (371 KB) Eisenbiegler_Dirk.pdf2.pdf (211 KB)
URN (für Zitat) http://nbn-resolving.org/urn:nbn:de:swb:90-AAA3391967
Titel A formal model for a VHDL subset of synchronous circuits.
Autor Eisenbiegler, Dirk
Kumar, Ramayya
Mueller, J.
Institution Fakultät für Informatik (INFORMATIK)
Institut für Rechnerentwurf und Fehlertoleranz (IRF)
Dokumenttyp Aufsatz in einem Buch / Sammelwerk / Proceedings
Erschienen in APCHDL'96, Asean Pacific Conference on Hardware Description Languages, Bangalore, India 1996
Auflage: 94-98
Jahr: 1996